请问这是同步时序电路吗

img


请问这个电路是不是同步时序电路呢,时钟信号连了一个非门,我感觉是不是就不是同步时序逻辑电路了呢

时钟信号CLK进入非门,并将其输出连接到JK触发器的时钟输入引脚。在时钟信号下降沿到来时,非门的输出信号变为高电平,JK触发器的状态根据输入的J、K信号进行翻转,并在时钟上升沿时输出到Q。因此,这个电路可以被称为“负边沿触发”的同步时序电路😄