UART通信及其verilog实现代码报错

博主您好！！
我学习和照做了您的这篇教程
【FPGA协议篇】UART通信及其verilog实现(代码采用传参实现模块通用性，适用于快速开发)
当我把三个模块的代码运行之后他filtering会出现问题，error显示为：

请问要怎么修改呢？
万分感谢

这个错误通常是由于设计中的宏单元数量超出了设备的限制引起的,在这种情况下，您可以尝试减少宏单元数量或尝试使用不同的设备配置选项来解决问题。