使用XILINX FPGA , 前端ADC 采集数据，FPGA接收 ，逻辑程序完成 ，用ADC内部测试Partten测试正常，但实际采数据发现存在个别情况 ，异常后重新 program device ， 烧录bit文件后就正常 ，这是为什么? 时序是约束过的 ,FPGA 布局，布线、生成bit后，在FPGA内部使用资源不是固定的吗，还需要做些什么呢？
可能存在强干扰。
这个FPGA 的编程数据是保存在一片 FLASH 的芯片中。
FLASH 在恶劣的电磁环境下容易破坏芯片中的数据。
我在以往的产品中，会遇到 CPLD,FLASH 单片机等数据被破坏，重新编程才能恢复正常。
这些有故障的产品多数都工作在电磁场恶劣的环境。
这些产品把板子加了个金属的屏蔽罩后，这种FLASH丢数的故障就没有发生了。