硬件电路输出端没有外加上拉电阻，现在只能通过FPGA上拉解决，波行有改善，但不够理想。请问各位还有什么高招
FPGA的弱上拉电流非常小的。要想改善波形，还得外部飞线加上拉电阻。具体飞线可以检查该信号是否经过电阻、较大引脚芯片。