说明与非门逻辑符语描述与非门的VHDL基本设计单元各部分之间的对应关。

说明与非门逻辑符语描述与非门的VHDL基本设计单元各部分之间的对应关。这个问题怎么回答啊？