FPGA上MIG核DDR3仿真问题

用MIG核控制DDR3，读写控制写了然后开始仿真，但是初始化信号一直不拉高，app_rdy也补变高，不知道为啥，有大触解答解答吗