verilog 里描述门电路的问题

这两个verilog代码在综合时，第二个综合出来的是寄存器，还能用来描述与非门吗？

可以将case中的非阻塞赋值语句换成阻塞语句试试，'='->'<='