Verilog应该怎么才能编译

刚用modelsim，请问为什么点击complie没有反应，Verilog应该怎么才能编译