Xilinx PCIE

FPGA型号：XCKU040，含3路PCIe资源；
问题：同时调用3个AXI Bridge for PCI Express Gen3 Subsystem IP核，1个配置为EP模式，另外2个配置为RC模式，其中EP模式的IP的user_link_up可以正常置位；另外2个RC模式的IP的user_link_up恒为0，未能正常与PCIE设备建立连接？？是硬件上PCIE接口需要做什么处理？？还是FPGA上要做什么约束？？
RC配置界面如下：

RC上的这两个pcie外部的ep设备正常连接了吗？

RC配置：