Verilog仿真vivado结果一直是X

Verilog仿真vivado结果一直是X
源代码

仿真代码

时序图

clk_1s
clk_3ms
没赋初始值
代码这样改
output reg clk_3ms=0,
output reg clk_1s=0);