Verilog小型神经网络(单层反馈神经网络)

求问这个代码是否可以用Quartues实现出来？这段代码有什么问题吗？实现的什么功能？如果可以实现功能，可以发下仿真图吗？

m n b都比较小的话是可以的，但是如果图像尺寸过大，会导致memory过大，不是一个好的设计。
图中只有module的代码，没有testbench，需要自己写testbench例化这个Module。