NMOS 集成电路布局设计

img

已知Vout = 0.1 时，该电路中四个NMOS的W/L和5k电阻的的LR/WR 如下图所示：

img

任务要求: 请设计制作一个完整的电路布局，以及形成每一层的必要掩模（从掩模1到掩模4）：按照MOSIS的设计规则，使布局尽量紧凑

img

NMOS和PMOS详解以及电路设计

可以借鉴下
https://blog.csdn.net/chengoes/article/details/105745281

以下内容由CHATGPT及阿里嘎多学长共同生成、有用望采纳：

首先，根据给定的电路图和器件参数，可以计算出每个NMOS的W和L分别为：M1(12/1), M2(6/1), M3(4/1), M4(2/1)。同时，5k电阻的LR/WR分别为(12/1)。

接着，根据MOSIS设计规则，我们可以将整个电路分成四个层级，分别是：

掩模1：N-well层。用于形成NMOS的基底区域。
掩模2：Active层。用于形成NMOS的源极、漏极区域。
掩模3：Metal1层。用于形成电路的连线。
掩模4：Metal2层。用于形成电路的连线。

在设计布局时，需要注意以下几点：

  1. 将NMOS和电阻尽可能紧凑地排列在一起，以减小电路的面积。
  2. 在布局时，需要考虑到信号的传输路径和阻抗匹配，以确保电路的性能。
  3. 在每个层级的设计中，需要遵守MOSIS设计规则，保证电路的可制造性。

下面是一个简单的电路布局设计示例，其中红色表示N-well层，绿色表示Active层，蓝色表示Metal1层，黄色表示Metal2层：

img

在实际设计中，需要根据具体的工艺和制造流程进行调整和优化，以达到更好的电路性能和可制造性。

以下答案由GPT-3.5大模型与博主波罗歌共同编写：
这个任务需要掌握布局设计的基本原理和规则，以及PDK（过程设计工艺）的使用方法。我们可以依照以下流程进行设计：

  1. 根据给定的电路图，画出电路的原理图，确定电路原理及尺寸；
  2. 根据PDK的规则设计每一层的掩模，包括层数、层间距、线宽、线距、接触孔、沉积孔等尺寸坐标；
  3. 利用IC布局编辑器进行电路点阵的绘制；
  4. 进行布局的DRC（设计规则检测）验证，修改错误后再次验证；
  5. 进行LVS（Layout vs Schematic）验证，验证布局与原理图之间的一致性；
  6. 生成GDSII文件，进入样本制作流程。

以下是具体的步骤：

  1. 根据电路原理图计算每个NMOS的W/L，设计4个NMOS的W/L尺寸：

根据Vout = 0.1时的电路图：

Vgs1 = V1 - Vout = 1 - 0.1 = 0.9V
Vgs2 = Vout - V2 = 0.1 - 0 = 0.1V

由于NMOS的Vth = 0.4V （具体数值可以在PDK手册中查找），所以：

Vgs1 - Vth = 0.9 - 0.4 = 0.5V
Vgs2 - Vth = 0.1 - 0.4 = -0.3V

因为需要进行N沟道开漏的结构设计，这里推荐使用基准电流Iref的W/L=10/1组合，我们可以根据公式求出最终的W/L：

I = I0 * (W/L) * (Vgs - Vth)^2
I0 = 2 * u * Cox * (W/L) * Vth^2
Vds = Vdd - Vout
I = (Vdd - Vout - Vth)^2 / (2 * R)

其中，u=0.035cm2/Vs， Cox=3.45E-6 F/cm2。

根据以上公式，我们可以求出：

W/L1 = ((Vdd - Vout - Vth)^2 * I0) / (2 * R * I * u * Cox)
     = (18.8 * 3.45E-6 * 10^4) / (2 * 5 * 0.035 * 0.5^2)
     = 87.7143 ≈ 88/1

W/L2 = ((Vout - Vth)^2 * I0) / (2 * R * I * u * Cox)
     = (0.1^2 * 3.45E-6 * 10^4) / (2 * 5 * 0.035 * 0.14^2)
     = 411.1131 ≈ 411/1

由于本题中需要设计4个NMOS，因此可以将W/L参数应用于其他NMOS的设计。注意，对于布局中的NMOS，可以将L设置为PDK中规定的最小值（例如0.18um），然后通过修改W的大小来改变W/L比。

  1. 根据PDK规则设计每一层掩模，我们需要用电路编辑器(比如Tanner L-edit)，根据PDK规则设计出每一个层的形状与层间距、线宽、线距、接触孔、沉积孔等尺寸坐标等。以0.18um PDK为例，基本图形如下：

image.png

这些图形的坐标需要根据具体设计进行调整。例如，在L层，我们需要绘制出NMOS的源和漏两个接触孔位置，并在M层上验证这些位置是否正确。另外，我们还需要根据PDK规则设置N+区域在N沟道处的扩散情况，以及设置多晶硅的布局。

  1. 利用IC布局编辑器进行电路点阵的绘制。在具体的设计过程中，我们可以先绘制NMOS的原点，并将多个NMOS连接起来，最后绘制电阻并连接至NMOS输出端。

  2. 进行DRC（设计规则检测）验证，修改错误后再次验证。DRC是指设计规则检查，其目的是检查设计规则是否符合PDK的要求。在L-edit中进行规则检查后，会给出所有的设计错误信息。对于设计错误，我们通常通过调整电路形状以满足PDK标准来进行纠正。

  3. 进行LVS验证。LVS是Layout vs Schematic的缩写，即布局和电路原理图之间的验证。在L-edit中进行LVS设计验证，需要导入电路原理图和GDSII文件，如果布局与原理图有不一致的错误，则需要在布局编辑器中进行更改。

  4. 生成GDSII文件，这是IC设计的产物。GDSII的目标就是掩模生成。格式是二进制的。里面存放的是布局转换之后的坐标信息。

这里给出MOSIS的布局规则，可以参考该规则进行布局设计：

http://ai.stanford.edu/~syyeung/cad14/notes/mosis-rules.

以下答案由GPT-4.5Plus大模型(语音)与博主A努力中.......共同编写：
NMOS集成电路的布局设计需要考虑以下几个方面:

  1. NMOS管结构:NMOS管主要由漏、源、栅三个端子构成,栅端控制漏源端的导通。在布局时,要确保这三个端子的排布顺序和连接关系正确。一般将栅位于中间,漏源位于两侧。
  2. 隔离区设计:为了防止NMOS管之间的干扰,需要在每个NMOS管周围预留一定的隔离空间,这块空间不进行任何布线或者其他器件布置。隔离区的宽度至少为0.5um以上。
  3. 接地设计:NMOS管的源端和衬底都需要接地,这需要在布局时预留接地金属区,并使用金属线将源端和衬底连接至接地金属区。接地设计要尽量覆盖衬底表面,防止漏电流积累。
  4. 匹配设计:如果NMOS管被用作差分放大器或比较器中的对称元件,则需要对两NMOS管的几何尺寸和布局环境进行精密匹配设计,保证它们的参数尽可能相同,从而获得较好的电路性能。这需要控制栅长、栅宽、漏源区的形状等进行对称设计。
  5. 管道层级设计:对于大规模集成电路,不同的NMOS管可能处于不同的层级,这需要在电路布局设计中考虑清晰的层级划分,使管道层级对电路的影响最小化。高层级的管道需将低层级的管道完全覆盖。

综上,NMOS集成电路布局设计的主要方面是器件结构布置、隔离区设计、接地设计、匹配设计以及层级划分。合理的布局可以最大限度减少器件之间的干扰,获得更佳的电路性能。