SOC FPGA 的 arm中断问题

大家好，我现在在玩 de10 standard,想要通过FPGA的时钟触发HPS的中断。
我配置好了FPGA的设计文件，该文件是基于Altera的GHRD做调整的文件，也生成了sof文件。

然后我就不知道如何在linux系统下的用户界面申请，注册中断了。
照例来说 Altera给了我们但是我用gdb 编译的时候总是 error：undefined reference to "__cs3_interrupt_vector"

而且我使用的FPGA timer也无法正常启动，它是 altera的Soft ip，我将它设置为“general purpose”并勾选了 “fixed period”并在period 中设置为了 100 ms
有一个export 连接到了 LED[1]，并将它通过 F2H LW bus连接到了HPS，这样我就能通过映射编辑timer了

所以关于中断我想问：
1.有谁用过 Altera的固件库知道这是什么错误吗？
2.我该在用户界面如何编写我的C函数来申请和回调中断函数呢？
3.如果必须进入内核，有谁知道如何将 linux-scource下载到 /usr/src 吗

关于timer ip:
1.我设置了 *（timer ptr +1） = 0b0110 //stop,start,count,ITO 后观察LED它并没有被拉高，请问我这样配置正确吗？如果不正确，我该如何配置？
2.谁在HPS上用过 FPGA 的interval timer能给个范例吗？

谢谢

https://bbs.elecfans.com/jishu_2272469_1_1.html

不知道你这个问题是否已经解决, 如果还没有解决的话:

• 建议你看下这篇博客👉 ：嵌入ARM硬核的FPGA

如果你已经解决了该问题, 非常希望你能够分享一下解决方案, 写成博客, 将相关链接放在评论区, 以帮助更多的人 ^-^