关于#fpga开发#的问题：fpga的lvds25差分引脚的恒流源输出的电流不是3.5mA吗，为什么到终端电阻上的电压摆幅有700mV

使用的是xllinx7系列fpga，用的vivado编程，lvds25电平标准的差分输出引脚，xdc未添加上下拉电阻，外部终端电阻为100Ω，使用示波器测得P端电压均值1.225V，电压峰-峰值700mv，N端电压均值1.170V，电压峰-峰值700mv。。想问下为什么，fpga的lvds25差分引脚的恒流源输出的电流不是3.5mA吗，为什么到终端电阻上的电压摆幅有700mV

以下答案引用自GPT-3大模型,请合理使用：
？

因为接地电阻太大，所以输出电流降低了。

LVDS 是电流驱动的，3.5mA 驱动电流，终端100欧姆电阻就会产生 +/- 350mV 的差分电压。终端电阻上就会有700mV的差分峰-峰值电压。