veilog语言仿真，网上看到的实例，这个源程序和测试程序有什么区别

veilog语言仿真，网上看到的实例，这个源程序和测试程序有什么区别？

源程序，是真实的fpga逻辑电路
测试代码是不可综合的，只是用来测试上面源代码中的逻辑电路是否正确。
测试代码不是必须的