设计一个8位alu加法器

具体题目如图所示，需要完成加 减 与 或 左移 右移 有符号小于置位 无符号小于置位 仿真时数据设置为十六进制 要求用verilog语言来实现
按要求完成必采纳 有参考代码

仿真电路还行，代码就……