FPGA中可以实现梯度运算吗？

E2_sub_E1: sub PORT MAP(
clock=>clk,
dataa=>E2,
datab=>E1,
result=>E1E2_sub --△S
);

gt1:div PORT MAP( --计算梯度gt
clock=>clk,
dataa=>E1E2_sub,
datab=>"01000010000000000000000000000000",
result=>gt
);

我调用了一个sub模块和一个div模块来进行运算。目前结果出现点问题，所以想问下各位，这样的计算流程可以得到梯度值吗？

你看一下是否是符号数的问题？
一般div都是无符号数的。
你需要在输入的时候做个判断！
提供一些你出错的数据，参考一下，方便debug