Conformal做RTL和netlist的形式验证的优化问题

用Conformal做RTL和netlist的形式验证，对比结果有很多报不等的是DC综合被优化掉的，conformal没有识别出来这种优化，请问需要设置什么可以解决这个问题？
用read setup information读过一个vsdc文件，请问还需要设置什么？

逻辑综合后的形式验证：主要验证Netlist和RTL的功能是否一致，保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

物理实现后的形式验证：主要验证PnR.v和Netlist的功能是否一致

目的:
形式验证既不是仿真工具，也不是测试向量生成工具，更不是时序分析工具，它是比较两个设计数据在功能上是否等价的工具。

前辈您好，最近我也在做RTL到综合的LEC，也是发现一些DFF在综合时被优化了，导致RTL中一些点not-mapped，导致后面的不等价，请问一下前辈如何解决这个问题。