保证比较小的电路面积，统计出现数据的个数

#verilog#每个时钟周期产生一个5bit数据，n个时钟周期后，输出出现次数最多的那个数，同时尽量保证综合出来的电路面积比较小