FPGA数字时钟的设计

数字时钟的设计，verilog hdl语言编辑，源代码，仿真，约束文件