- 既然每个module之间，每个module的always之间都是并行的，那么还写成不同的module意义在哪里？
- always组合逻辑电路中当敏感变量为*时，而语句块中有if else语句，那么这个敏感变量除了指代语句块中赋值语句语句右边的变量，还是否指代条件语句中的条件变量？
- 非阻塞赋值是要在end语句块结束时，那么这个always的end指的是同级还是endmodule？
1.分成不同的模块方便设计也方便后序的更新，输入输出端口更加明确，而且可以例化使用多个相同的module。
2.*指的是所有的变量变动
3.同级的，每个always模块是独立的，不可以在多个always模块中对同一个变量赋值
我想回答一下第三点，非阻塞赋值，在时钟触发边沿的时候，always语句内的所有信号同时赋值，赋值生效是在时钟触发边沿