我用Cadence Capture做原理图，然后导出网络表给用Altiun designer做PCB文件，第一次导入网络表后开始制作PCB，但是需要更新时，也就是修改了原理图后再次导入PCB，发现没有变动的零件和网络都会先删除，然后在添加。最后更新到PCB中，元件位置全部变了。感觉是把原来的全部删了，然后重新加载一样。
求大shen给一个对策！万分感谢
补充说明一下：我的问题类似于这个链接里的问题 http://www.xjtudll.cn/Exp/346/
只不过我用的是Cadence Capture做原理图，不知道怎么处理！