设计一个60进制可逆计数器

含有异步清零rstn（低电平有效），同步使能en（高电平有效）和方向控制信号updown（upd为1，加法计数，否则减法计数）

这个不是应该用Verilog的么😏