ISE14.7仿真出问题了

出现这个错误怎么办
Verilog仿真出现这个错误怎么办
是我文件一开始就出问题了吗

这个S0和S1没定义吧