Xilinx K7系列 使用MIG核DDR3管脚绑定问题 Address ports can be allocated to non memory byte group pins ...

XC7K325T-2FFG676芯片，外挂DDR3，管脚绑定如下图所示：

在ISE14.7中，创建MIG核，管脚绑定时，提示如下错误：

查看UG586，没有找到相关的违背规则的管脚设置。请教这个问题怎么解决？

试过，将DDR3的时钟差分对改到T3组，就好了。但是资料中没有找到时钟信号不能接在T2组的相关说明。

请教各位，这还有救吗？电路板已经做回来了。

最悲惨的错误，个人估计没办法解决。
1.如果项目完成时间不是特别紧，重新打pcb是最容易的。
2.与xilinx沟通一下，看有没有补救措施。
3.自己整个ip，这更难。