FPGA代码 implementation时报错[DRC REQP-1960]

[DRC REQP-1960] GTXE2_valid_QPLL_input_clock_driver: GTXE2_CHANNEL cell u_sata_platform/gtwizard_support_i/gtwizard_init_i/inst/gtwizard_i/gt0_gtwizard_i/gtxe2_i: The u_sata_platform/gtwizard_support_i/gtwizard_init_i/inst/gtwizard_i/gt0_gtwizard_i/gtxe2_i/QPLLCLK input clock pin may only be driven by a GTXE2_COMMON or another GTXE2_CHANNEL, instead of u_sata_platform/gtwizard_support_i/common0_i/gthe2_common_i

XILINX GTX 的时钟你可能整的不对，你需要仔细阅读 GTX 时钟，PLL, 的一些文档。
GTX 的原始时钟必须是 GTX 通道时钟管脚，而且不相邻的不同 GTX 通道的的时钟也不能共用。
GTX 的原始时钟不能是其他的时钟，哪怕这个时钟经过 PLL 后频率一致也不能使用。

详细的看看PLL的文档吧，这些都有。

看看这篇博客
https://blog.csdn.net/pp_0604/article/details/107864277