FPGA输入输出时钟jitter

xilinx 系列FPGA，假如外部从GC引脚输入一个时钟（来自外部晶振），在FPGA内部通过BUFG之后，直接在通过GC引脚输出，对时钟jitter的影响有多大
在已知输入晶振jitter的前提下，哪些资料上能查到pin和bufg的抖动。