Verilog的TESTBENCH书写有关问题

您好!感谢您在百忙之中阅读此次私信。我是您《数字滤波器的MATLAB与FPGA实现 第2版》的读者,现就书中第六章6.3.3节例6.7为例向您咨询问题。因为我初次接触内插和抽取滤波器,想按照您的思虑来现实现一下单级CIC滤波器的FPGA实现,通过使用您的代码实现,并按照书中5.4.3节关于TESTBENCH的编写来写关于CIC滤波器实现的TESTBENCH,通过仿真后发现输入进来的信号波形是有的,但是输出的波形却全是0,不知道问题出现在了哪里,经过询问他人也没有得到解决,故向您情请教,还请您帮忙解答一下,万分感谢。