verilog写十六位移位寄存器

需要16个同步并行输入端data 16个并行输出q 时钟信号clk 清零信号nrst 串行输入din 串行输出dout 并行输出端使用三态输出缓冲结构,输出允许信号noe