verilog仿真输出都是X怎么破？

这是仿真文件：

这是顶层模块：

这是my74x283模块

输出结果一直都时未定态，为什么呢？