FPGA发数通过DDR3再经过FIFO最后通过USB3.0给上位机 传输数据， 使用slae fifo协议。模块时钟给的100M。使用官方软件测试速率是320MB/s。显示数据都成功没有失败。我底层ILA抓取的数据看着也没问题。但是control center这个软件读上来的数据过一会就会有6个重复数据。请问是我底层哪里的原因？