关于Verilog一个入门级的设计

要求:1.实现由DIP开关插入BCD码,经译码后将数字显示在最右面一位LED数码管上(非法BCD显示0)
2.实现上述功能,但能“稳定”的显示在四个数码管上,以扫描方式显示(时钟)
3.实现秒脉冲转入下60进制计数器的计数,译码显示功能(显示位置在最右侧两个数码管,十位在左,个位在右)
PS:最好能画出实验框图 有追加奖赏

显示屏什么样?数码管?还是lcd ?

数码管啊 上边有说了