用verilog语言设计一个方波产生器

用verilog语言设计一个方波产生器，并进行功能验证和时序验证

initial begin
clk=0;
forever #10 clk=~clk;

end