FPGA大神求帮忙急急急急急

用Verilog hdl语言编写一个程序可以让数码管动态显示
就是用这个编写一个程序就行，

楼主用的是七段数码管？硬件连接图呢？

是编写好Verilog hdl 程序后下载到板子上直接演示的