正常RAM的数据变化比地址变化晚2个27M时钟，为什么我的只晚了1个27M时钟
因为第一个数据是缓存的，不可以拿来用的数据哦。
也许是因为你在生成ip core的时候， output选项里面选择了register， 这样数据会在读有效的下下一拍有效。