FPGA每次上电输出状态不同问题

使用的是xilinx的Xc2V1000，三个时钟100,50,29Mhz,
静态时序分析每个时钟余量均大于20%，跨时钟域问题已处理。
问题是每次上电输出状态不同，在两到三个状态之间跳，一旦上电完状态就保持不变，只有关电重启状态才能发生变化。
状态不同的现象在下述条件下可以消失：
fpga软件不变，改变外界flash给fpga的配置参数，该参数需要根据产品状态进行调整，有的参数出现，有的不出现。很头疼，有的参数必须用，但有上电状态不同问题。