zynq ps端ddr控制器zq引脚配置问题

俺滴PS端控制器zq引脚的240Ω与多片DDR3的zq引脚独立240Ω电阻由于设计的问题被并在一起了，导致zq校准电阻不对😭 现在把多余的240Ω去掉了只保留一个，这样的话有一个疑问：多少DDR和ddr控制器共用一个240Ω的电阻是否可行？会有啥风险呢？

你看看这篇博客：

FPGA DDR3 终端参考电阻RZQ_ddr3端接电阻_ltqshs的博客-CSDN博客 https://blog.csdn.net/chenzhen1080/article/details/82951214问题1 ddr3侧 的参考电阻和 FPGA侧 的参考电阻是不是同一个功能，同一个阻值？DDR3 器件上 要标配 240Ω 参考电阻通过配置MR1[5,1]寄存器产生 1/N x 240 阻值的 Ron 电阻，作为 DDR的内部串行电阻通过配置MR1[9,6,2]寄存器产生 1/N x 240 阻值的Rtt,nom电阻，作为 ODT功能 的上下拉匹配电阻，在读数据时匹配_ddr3端接电阻 https://blog.csdn.net/qq_21794157/article/details/121353888

• 这篇博客: DDR的ZQ校准信号-翻译中的 DDR3 ZQ校准 部分也许能够解决你的问题, 你可以仔细阅读以下内容或跳转源博客中阅读:
  

• 为了实现更强大的系统操作，DDR3 SDRAM驱动器设计通过降低电容得到了增强，动态片上端接（ODT）和新的校准方案。
  电容减少来自于使用新的合并驱动器。使用新驱动程序，组成输出驱动程序的电路共享用于ODT。DDR2上使用单独的结构作为输出驱动器和终端阻抗。