FPGA ddr3 读到最后一个数据时app_rd_data_valid没有拉低

遇到每次读DDR最后一个数据的时候，app_rd_data_vld并没有拉低，而且

后了很长一段时间才拉低，下图是读100个数据的仿真图

没贴图