我爱占星网 我爱占星网
首页
编程
java
php
前端
首页 编程 java php 前端

在用modelsim仿真时出现的问题

在写test bench时候出现这个报错,一般是因为什么造成的

Error (10839): Verilog HDL error at key_led_top_tb.v(3): declaring global objects is a SystemVerilog feature

没啥问题我看着,应该像你的问题么设置好的

近期文章

  • 一个很基本的冒泡排序问题
  • 网络对抗攻击载荷怎么采集
  • eclipse"java.sql.Connection.createStatement()" because "coon" is null
  • 使用PHP变量自定义SQL语句?
  • vscode单独窗口
  • 支付宝系统繁忙,请稍候重试
  • 51单片机入门烧录存在问题
  • Matlab中数字后面跟e,e后面不跟数字什么意思?
  • 这个杨辉三角哪里出错了
  • 利用newbing辅助看论文
  • 怎样制作窄带石英晶体滤波器
  • 林木栽植方式与最优分布光照问题
  • 林木栽植方式与最优光照分布问题
  • 根据帖子大小“拉伸”图像
  • arch linux 下 vue-electron 运行 electron:serve 报错
  • 如何用STLINK V2和KELI5给Stm32f103c8t6烧程序
  • keil 5 出现target not created是为什么
  • 硬件测试后续发展之路在何方,望解惑
  • 怎么删除安卓手机里面的应用使用情况
  • Excel中的(d:1,a:4,c:2,b:3)

Copyright ©2022 我爱占星 All Rights Reserved.

浙ICP备2022030071号-1

部分图文来自网络,如有侵犯您的版权,请告诉我们删除

友情链接:代码精华