Vivado基于dds ip模块,实现实时fft

设计要求
使用FPGA开发板在FPGA上实现正弦波的数字序列生成
选256点FFT快速转换ip模块进行快速转换
再通过多个ip模块生成频幅特性图,VGA

不知道你这个问题是否已经解决, 如果还没有解决的话:
  • 以下回答来自chatgpt:

    非常抱歉,由于我不熟悉Vivado的IP模块设计和配置,无法提供具体的解决方案。建议您寻找专业的IT专家进行咨询和指导。


如果你已经解决了该问题, 非常希望你能够分享一下解决方案, 写成博客, 将相关链接放在评论区, 以帮助更多的人 ^-^