关于设计十位计数器时出现std_logic_vector与数据不匹配的问题

设计十位计数器时出现std_logic_vector与数据不匹配的问题#vhdl

• 文章：VHDL-std_logic_vector转换为integer注意 中也许有你想要的答案，请看下吧
• 除此之外, 这篇博客: VHDL复习中的 2.std_logic和std_logic_vector 部分也许能够解决你的问题, 你可以仔细阅读以下内容或跳转源博客中阅读:
  

• std_logic:定义在std_logic_1164包中，是bit类型的拓展，9种类型（u,x,o,1,0,z,w,l,h,-）。
  std_logic_vector:定义在std_logic_1164中的一维数组，其中每个元素都是std_logic类型。