DDR3 latency工作原理

在学习DDR3过程中，有点疑问：再计算延迟的时候，电路是怎么设计的，原理是什么，需要有经验的朋友帮忙点一下