zynq无法读取内存，调试显示target request failed:unable to read memory

使用vivado2017.4，在BD设计中用zynq7 IP核的M_AXI_GP0接口连接了一系列的寄存器并且都分配了地址，想通过AXI4_LITE总线去配置

相关的地址宏定义也在xparameters.h文件中正常生成

构想利用Xil_Out32 ()函数直接对地址写数据来做配置，如下图

但是发现无法运行，经过调试之后，发现GP0连接的部分地址无法读取，用调试的memory窗口打开，有几个能正常显示内存数据，其他的都提示target request failed:unable to read memory

在运行到这些不能读取地址的时候，Xil_Out32 ()函数就会挂起

有一个奇怪的现象，假如A地址有效B地址无效，我在memory中先打开A的地址，可以看到A地址的数据，再添加B地址，B提示无法读取内存；但是假如先打开B的地址，提示无法读取后再添加A的地址，连A的地址也会一块无法读取。

使用的板子是ZC706