基于verilog的小灯控制蜂鸣器

求指点：怎样用quartus II实现基于FPGA的小灯实验啊，就是如果流水灯循环一次后蜂鸣器鸣声1秒或者是几秒

打开Quartus II软件，创建一个新的工程，并选择您的FPGA型号。在新建的工程中添加一个新的VHDL文件，命名为led.vhd。

在led.vhd文件中定义一个计数器，用于控制流水灯的移动速度。例如，一个16位的计数器可以定义如下：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity led is
  port(
    clk: in std_logic;
    reset: in std_logic;
    led: out std_logic_vector(7 downto 0)
  );
end entity;
architecture rtl of led is
  signal count: unsigned(15 downto 0);
  signal shift: std_logic_vector(7 downto 0) := "10000000";
begin
  process(clk, reset)
  begin
    if reset = '1' then
      count <= (others => '0');
      shift <= "10000000";
    elsif rising_edge(clk) then
      count <= count + 1;
      if count = to_unsigned(50000, 16) then
        shift <= shift(6 downto 0) & shift(7);
        count <= (others => '0');
      end if;
    end if;
  end process;
  led <= shift;
end architecture;

在led.vhd文件中添加一个蜂鸣器控制器，用于控制蜂鸣器的鸣声。例如，一个简单的蜂鸣器控制器可以定义如下：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity buzzer_controller is
  port(
    clk: in std_logic;
    reset: in std_logic;
    buzzer: out std_logic
  );
end entity;
architecture rtl of buzzer_controller is
  signal count: unsigned(23 downto 0);
begin
  process(clk, reset)
  begin
    if reset = '1' then
      count <= (others => '0');
      buzzer <= '0';
    elsif rising_edge(clk) then
      count <= count + 1;
      if count = to_unsigned(4000000, 24) then
        buzzer <= '1';
      else
        buzzer <= '0';
      end if;
      if count = to_unsigned(8000000, 24) then
        count <= (others => '0');
      end if;
    end if;
  end process;
end architecture;

在Quartus II中添加一个新的约束文件，命名为led_pin_assignment.qsf，并将FPGA引脚与VHDL模块的端口相对应。例如，以下代码将FPGA引脚与VHDL模块的端口相对应：

set_location_assignment PIN_1 -to clk
set_location_assignment PIN_2 -to reset
set_location_assignment PIN_3 -to led[0]
set_location_assignment PIN_4 -to led[1]
set_location_assignment PIN_5 -to led[2]
set_location_assignment PIN_6 -to led[3]
set_location_assignment PIN_7 -to led[4]
set_location_assignment PIN_8 -to led[5]
set_location_assignment PIN_9 -to led[6]
set_location_assignment PIN_10 -to led[7]
set_location_assignment PIN_11 -to buzzer

在Quartus II中进行综合、布局和布线，并将生成的位流文件下载到FPGA中。
如果您想要在流水灯循环一次后蜂鸣器鸣声1秒或几秒钟，则需要修改VHDL代码中的蜂鸣器控制器。例如，以下代码将蜂鸣器鸣声延长到2秒钟：

if count = to_unsigned(8000000, 24) then -- 2 seconds
  count <= (others => '0');
  buzzer <= '0';
end if;

您可以根据需要修改代码中的时间常量和计数器位宽，以实现不同的鸣声和时间延迟。
From：肩匣与橘&GPT