DC-DC电路的EN端问题

想问一下啊一个DC-DC降压芯片的电路，在什么情况下，在EN使能端拉低的情况下，已经接地了，但是此时输出电压还是有读数的，回答满意的发二维码我悬赏50r

看看你的输出是不是有短路或者有电阻拉高电压

• 看下这篇博客，也许你就懂了，链接：DC-DC开关电源
• 除此之外, 这篇博客: 用DC-DC 升压降压以及产生负电压的原理及应用中的 1.DC-DC芯片 部分也许能够解决你的问题, 你可以仔细阅读以下内容或跳转源博客中阅读:
  

• 我们来看常用的DC-DC芯片。
  
  
  结合视频不难看出这是一个boost电路，而DC-DC芯片的SW脚就是个开关。从内部分析，SW是内部MOSFET的漏极，源极连接着GND。

  我们继续看内部电路，FB的电压由外部R1/R2分压决定，这个分压后的电压Vfb要和内部参考电压0.6v接近，经过error amplifier后将微小的误差放大传入PWM比较器，PWM比较强的反向输入端连接一个振荡器，振荡器输出三角波，博主认为这里起到脉冲宽度调制的作用。这样当输出电压下降的时候Vfb也下降，error amplifier的输出就变大，逻辑控制单元的输出脉冲宽度变大，导致更多的电流流经MOSFET,
  这样增加输出电压。
  故要求Vout * R2/(R1+R2) = Vref(0.6v)。移相过来就可以得出输出电压与两个电阻的关系。
  
  由此推出的输出电压公式为Vout = Vref * (1+R1/R2),和输入电压无关。