vivado 下载程序出错：ERROR: [Labtools 27-3165] End of startup status: LOW
新设计的板子，可以识别芯片，但是无法烧录程序！
OIProject 1-4791 Netlist was created with Vivado 2018.3
O IProject 1-570] Preparing netlist for logic optimization
O [Timing 38-478] Restoring timing data from binary archive.
i[Timing 38-479]Binary timing data restore complete
OIProject 1-856]Restoring constraints from binary archive
0 IProject 1-8531 Binary constraint restore complete
>O ITiming 38-313] There are no user specified timing constraints. Timing constraints are needed for proper timing analysis. （1 more like this）
O[Labtools 27-2285] Connecting to hw_server url TCP:localhost:3121
O [Labtools 27-2222] Launching hw_server.
OLabtools 27-2221]Launch Output
****** Xilinx hw_server V2018.3
****Build date:Dec72018-00:40:27
** Copyright 1986-2018 Xilinx，Inc.AlI Rights Reserved.
O ILabtoolstcl 44-466] Opening hw_target localhost:3121/xilinx_tcf/Digilent/210251A08870
O[Labtools 27-1435] Device Xc7a35t （JTAG device index =0）is not programmed （DONE status = 0）
VO [Labtools 27-3165]End of startup status: LOW（1 more like this）
O[Labtools 27-3165]End of startup status:LOW
该回答引用ChatGPT
它表示在下载程序时出现了错误。其中最后一行的 "End of startup status: LOW" 是一个错误的状态码，应该是 "HIGH"，这表明 FPGA 设备的启动状态不正确。
有几种可能的原因：
设备未正确连接：请检查设备是否正确连接到电脑，并确认电缆是否损坏。
设备未正确上电：请检查设备是否上电并处于工作状态，例如 LED 是否亮起。
设备的配置不正确：可能设备上的 bitstream 不正确或未正确配置，需要检查 bitstream 是否正确生成，并将其下载到设备中。
如果以上方法均不起作用，可以尝试在 Vivado 中重新打开 Hardware Manager 并连接设备，然后尝试重新下载程序。同时，还可以查看 Vivado 中的日志以获取更多详细信息，帮助进一步诊断问题。
以下答案基于ChatGPT与GISer Liu编写：
这个错误提示表明在启动过程中出现了问题，可能是由于芯片没有正确烧录导致的。以下是一些可能的解决方案：
1.确保芯片已正确连接：检查芯片是否正确插入并连接到开发板上，并确保电源和时钟等必要信号已正确接通。
2.检查连接和设置：在Vivado软件中，确认连接正确并且FPGA设备选项设置正确。
3.检查芯片是否正确编程：使用Vivado或其他烧录软件对芯片进行编程，确保程序被正确加载到芯片中。在Vivado中，选择“Generate Bitstream”菜单生成bit文件，然后选择“Program device”将bit文件下载到芯片中。
4.重启设备和软件：重启开发板和计算机，然后重新打开Vivado软件进行烧录操作。如果出现错误，请尝试卸载并重新安装Vivado软件。
更换开发板或芯片：如果上述步骤无法解决问题，可能需要更换开发板或芯片来排除硬件问题。
你这个错误表示Vivado工具启动板子时检测到FPGA的DONE信号为低电平，即FPGA的配置过程没有成功完成。可能是FPGA电源不足或异常，需要检查一下FPGA的供电情况，也可能是FPGA烧录的bit文件不正确或损坏
这个错误通常是由于FPGA芯片的电源电压不足导致的，您可以检查FPGA芯片的电源电压是否符合要求，如果不符合要求，可以尝试调整电源电压，以解决此问题。
参考GPT和自己的思路，这个错误提示表明无法下载程序到 FPGA 芯片中。建议您检查以下几点：
检查 FPGA 芯片是否正确连接。确保 FPGA 芯片正确插入连接器，并与电脑连接良好。
检查下载电路是否正确配置。在 Vivado 中，您需要正确配置下载电路（Programming cable），以便正确下载程序到 FPGA 芯片中。请确保您已选择正确的下载电路，以及正确的连接器和引脚映射。
检查 Vivado 版本是否与目标芯片兼容。根据您的代码提示，您使用的 Vivado 版本为 2018.3。请确保该版本支持您的 FPGA 芯片。您可以在 Xilinx 的官方网站上查找相关信息。
检查约束文件是否正确设置。根据您的代码提示，约束文件中没有用户指定的时序约束。请确保您已正确设置时序约束，以便进行正确的时序分析。如果您不熟悉时序约束的设置，请参考 Xilinx 的官方文档。
检查是否存在其他硬件冲突。如果您使用的是 Windows 操作系统，可能存在其他设备与 FPGA 芯片发生冲突，导致下载失败。请尝试断开其他 USB 设备，只保留 FPGA 下载线连接。
如果上述方法仍无法解决问题，建议您将完整的错误日志提供出来，以便更好地诊断问题。另外，可能涉及到硬件连接和设置等问题，代码无法解决。需要先排重硬件问题。
如果对您有帮助，请给与采纳，谢谢。