项目在做dip测试时测量mos的应力发现，当电压跌落幅度较大是容易触发应力超的形象。
根据您提供的信息，我猜测您是在进行集成电路的DIP（Dual in-line Package）测试，并且在测试中测量了MOS（Metal Oxide Semiconductor）器件的应力。当电压跌落幅度较大时，容易出现应力超的现象。
在集成电路测试中，电压跌落是一个常见的现象，特别是在电路的高负载情况下。这可能会导致器件内部的应力增加，从而影响器件的性能和寿命。
为了解决这个问题，您可以考虑以下几个方面：
1.优化电路设计：合理的电路设计可以减少电压跌落的情况，从而减小应力超的风险。例如，采用低电阻的导线和电源线，降低电源线的噪声等。
2.优化测试条件：调整测试条件，避免出现电压跌落幅度较大的情况，例如，减小测试电流或者增加测试电源的电流输出能力等。
3.优化器件设计：针对应力问题，优化器件的结构设计，例如，采用低应力的材料、增加器件的尺寸等。
4.采取保护措施：在测试时，可以采取一些保护措施，如增加电容，以减少电压跌落的影响。
总之，在测试中发现应力超的现象，需要仔细分析其原因，同时采取相应的措施，以确保器件的性能和寿命。