verilog在tb文件中提取bit位

ISE环境下编写的tb测试文件
定义了1个数组寄存器 reg [7:0] data[5:0]; 我想把这个数组中的数据通过串口发送出去，用如下方法逐个提取一个寄存器中的bit值，发现好像不对。应该怎么提取才对

该回答引用ChatGPT
请参考下面的解决方案，如果有帮助，还请点击 “采纳” 感谢支持！

这个代码似乎有些问题：

1 变量i和j的循环终止条件写错了，应该是i<6, j<8；

2 变量j的循环更新语句错误，应该是j=j+1；

3 在发送寄存器data的每一位之前应该先将串口的发送引脚拉低，再发送数据；

4 变量datal[j]可能错误，如果需要发送数组data的第i个元素的第j位，可以写作data[i][j]