vivado基于XDMA的数据上传bar

初学FPGA，对IP核一窍不通，最近碰到个问题，把统计出来的数据上传到bar空间中，基地址0x00010000，偏移是0X800，实在没有什么思路，只知道握手协议，但是像m_axi_awvalid这个信号怎么被拉高都不知道。
感谢各位给个思路，或者附点代码参考一下，十分感谢！

img

ChatGPT尝试为您解答，仅供参考
IP核是在FPGA中实现某些功能的可重用模块。在使用IP核时，通常需要通过控制和数据信号来与IP核进行通信。具体来说，通常需要使用握手协议来确保IP核正确地接收和处理数据。

在你的问题中，你提到了m_axi_awvalid这个信号。这是一个AXI总线的信号，它用于在IP核之间传递数据。AXI总线是一种高性能的多路复用型总线，广泛应用于FPGA和ASIC设计中。

如果你想在FPGA中将数据上传到某个存储空间（如bar空间），你需要找到一个IP核，它可以接收数据并将其写入指定的存储空间。通常，这需要使用AXI总线或类似的总线。

具体来说，你可以使用一个AXI总线写端口（AXI Write Port）来写入数据。这需要使用一组信号来控制写端口的行为，其中包括m_axi_awvalid这个信号。m_axi_awvalid信号用于指示写端口已准备好接收数据。

下面是一个示例代码，它展示了如何使用AXI总线写端口将数据写入指定的存储空间。这是一个简化版本，只提供了主要的控制和数据信号，并假设数据已经准备好写入。

    // Assign base address and offset
    constant BASE_ADDR: integer := 16#00010000#;
    constant OFFSET: integer := 16#00000800#;
    // Calculate target address
    signal TARGET_ADDR: integer;
    TARGET_ADDR <= BASE_ADDR + OFFSET;
    
    // Set up write port
    signal m_axi_awaddr: integer;
    signal m_axi_awvalid: std_logic;
    signal m_axi_awready: std_logic;
    signal m_axi_wdata: integer;
    signal m_axi_wvalid: std_logic;
    signal m_axi_wready: std_logic;
    signal m_axi_bvalid: std_logic;
    signal m_axi_bready: std_logic;
    
    // Assign target address to write port
    m_axi_awaddr <= TARGET_ADDR;
    // Set write port ready to receive data
    m_axi_awvalid <= '1';
    // Wait for write port to be ready
    process (m_axi_awready)
    begin
        if (m_axi_awready = '1') then
            m_axi_awvalid <= '0';
        end if;
    end process;
    // Assign data to be written to write port
    m_axi_wdata <= data_to_write;
    // Set write port ready to transmit data
    m_axi_wvalid <= '1';
    // Wait for write port to transmit data
    process (m_axi_wready)
    begin
        if (m_axi_wready = '1') then
            m_axi_wvalid <= '0';
        end if;
    end process;
    // Wait for write port to send back response
    process (m_axi_bvalid, m_axi_bready)
    begin
        if (m_axi_bvalid = '1' and m_axi_bready = '1') then
            -- Write operation complete
        end if;
    end process;

这段代码的主要流程如下：

  • 计算目标地址，即基地址+偏移。

  • 将目标地址赋值给AXI写端口的地址信号（m_axi_awaddr）。

  • 等待AXI写端口准备好接收数据，即m_axi_awready信号为'1'。

  • 将数据赋值给AXI写端口的数据信号（m_axi_wdata）。

  • 设置AXI写端口的准备好传输数据的信号（m_axi_wvalid）为'1'，表示准备好发送数据。

  • 等待AXI写端口传输数据，即m_axi_wready信号为'1'。

  • 等待AXI写端口发送回应，即m_axi_bvalid和m_axi_bready信号均为'1'。

这段代码是个示例，可能需要根据你使用的IP核和系统架构进行调整。同时，还需要注意握手协议的细节，确保数据正确地写入存储空间。

基于Xilinx XDMA 的PCIE通信
可以借鉴下
https://blog.csdn.net/qq_40147893/article/details/121726493