在用verilog写spi配置ad7124时，发现寄存器的位宽不一致，第一次遇到这种情况，不知道有什么好的方法解决

在用verilog写spi配置ad7124时，发现寄存器的位宽不一致，第一次遇到这种情况，不知道有什么好的方法解决

按8位的寄存器读写操作就行